首页
精品课程
集成电路行业
数字IC前端
数字IC后端
高校课程共建
企业培训课程
芯人基础课
芯人VIP
免费公开课
资讯
就业求职
登录
注册
Verilog HDL编程与实践
第14任务： 9.0 结构建模
查看课程
任务列表
第1任务： 1.0 介绍
第2任务： 2.0 HDL指南
第3任务： 3.1 Verilog语言要素01
第4任务： 3.2 Verilog语言要素02
第5任务： 4.0 表达式01
第6任务： 4.1 表达式02
第7任务： 5.0 门电平模型化01
第8任务： 5.1 门电平模型化02
第9任务： 6.0 用户定义的原语
第10任务： 7.0 数据流模型化
第11任务： 8.0 行为建模01
第12任务： 8.1 行为建模02
第13任务： 8.2 行为建模03
第14任务： 9.0 结构建模
第15任务： 10.0 其他语法01
第16任务： 10.1 其他语法02
第17任务： 10.2 其他语法03
第18任务： 11.0 验证01
第19任务： 11.1 验证02
第20任务： 12.实验01
第21任务： 12.实验02
第22任务： 13-逻辑仿真工具VCS使用
第23任务： 14-经典组合和时序电路
第24任务： 15.1-有限状态机1
第25任务： 15.2-有限状态机2
第26任务： 16.1-同步FIFO和异步FIFO的设计1
第27任务： 16.2-同步FIFO和异步FIFO的设计2
第28任务： 17 IC设计流程
