首页
精品课程
集成电路行业
数字IC前端
数字IC后端
高校课程共建
企业培训课程
芯人基础课
芯人VIP
免费公开课
资讯
就业求职
登录
注册
DFT可测试性设计工程实践-Tessent Scan ATPG
第11任务： 课时11 RTL 时序和组合逻辑
查看课程
任务列表
第1任务： 课时1 数字IC 设计全流程_1
第2任务： 课时2 数字IC 设计全流程_2
第3任务： 课时3 Linux基本操作_1
第4任务： 课时4 Linux基本操作_2
第5任务： 课时5 Linux基本操作_3
第6任务： 课时6 Gvim基本操作_1
第7任务： 课时7 Gvim基本操作_2
第8任务： 课时8 Gvim正则表达式
第9任务： 课时9 EDA仿真工具_1
第10任务： 课时10 EDA仿真工具_
第11任务： 课时11 RTL 时序和组合逻辑
第12任务： 课时12 ATE and DFT 概述
第13任务： 课时13 Scan andATPG basic concepts_1
第14任务： 课时14 Scan andATPG basic concepts_2
第15任务： 课时15 Scan insertion_flow_1
第16任务： 课时16 Scan insertion_flow_2
第17任务： 课时17 scan insertion lab1
第18任务： 课时18 Atpg_flow_1
第19任务： 课时19 Atpg_flow_2
第20任务： 课时20 scan and atpg lab2
第21任务： 课时21 Test_coverage_faults
第22任务： 课时22 Test_coverage_faults_lab3
第23任务： 课时23 Test pattern types_1
第24任务： 课时24 Test pattern types_2
第25任务： 课时25 Test pattern types_lab4
第26任务： 课时26 At speed pattern
第27任务： 课时27 At speed pattern_lab5
第28任务： 课时28 DRC rule_1
第29任务： 课时29 DRC rule_2
第30任务： 课时30 DRC rule_lab6
第31任务： 课时31 Simulation_Mismatch_debug_1
第32任务： 课时32 Simulation_Mismatch_debug_2
第33任务： 课时33 Simulation_Mismatch_debug_lab7
