• 首页
  • 精品课程
    • 集成电路行业
    • 数字IC前端
    • 数字IC后端
    • 高校课程共建
    • 企业培训课程
    • 芯人基础课
    • 芯人VIP
  • 免费公开课
  • 资讯
  • 就业求职
  • 登录
  • 注册

DFT设计基础

第19任务: 08_Verilog RTL设计-经典组合和时序电路设计02

查看课程

任务列表

  • 第1任务: 01_数字IC设计流程01
  • 第2任务: 01_数字IC设计流程02
  • 第3任务: 02_DFT课程概述01
  • 第4任务: 02_DFT课程概述02
  • 第5任务: 03_Linux操作系统基本操作01
  • 第6任务: 03_Linux操作系统基本操作02
  • 第7任务: 03_Linux操作系统基本操作03
  • 第8任务: 04_Gvim编辑器的基本操作01
  • 第9任务: 04_Gvim编辑器的基本操作02
  • 第10任务: 05_Gvim正则表达式01
  • 第11任务: 05_Gvim正则表达式02
  • 第12任务: 06_仿真工具Questasim的使用01
  • 第13任务: 06_仿真工具Questasim的使用02
  • 第14任务: 06_仿真工具Questasim的使用03
  • 第15任务: 07_数字集成电路基础01
  • 第16任务: 07_数字集成电路基础02
  • 第17任务: 07_数字集成电路基础03
  • 第18任务: 08_Verilog RTL设计-经典组合和时序电路设计01
  • 第19任务: 08_Verilog RTL设计-经典组合和时序电路设计02
  • 第20任务: 09_Verilog有限状态机的设计01
  • 第21任务: 09_Verilog有限状态机的设计02
  • 第22任务: 10_Verilog同步FIFO和异步FIFO设计01
  • 第23任务: 10_Verilog同步FIFO和异步FIFO设计02
  • 第24任务: 11_数字IC设计基础理论
  • 第25任务: 12_DFT概述和ATE测试
Powered by EduSoho v24.3.5 ©2014-2025
课程存档
课程内容版权均归 芯智学院所有 沪ICP备2024066753号-2